# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK USPROV



## **Patent Abstracts of Japan**

PUBLICATION NUMBER

03153044

**PUBLICATION DATE** 

01-07-91

APPLICATION DATE

10-11-89

**APPLICATION NUMBER** 

01293302

APPLICANT: MITSUBISHI ELECTRIC CORP;

INVENTOR: SATSUMA KAZUMASA;


INT.CL.

: H01L 21/331 H01L 21/74 H01L 21/76

H01L 29/73

TITLE

: DIELECTRIC ISOLATION SUBSTRATE



ABSTRACT :

PURPOSE: To enhance a current-amplification factor, to stabilize the currentamplification factor, to improve an electricity-applying capacity and to sharply improve an ON resistance by a method wherein a diffusion layer functioning as a collector layer is formed at a boundary region to a dielectric layer in a single-crystal silicon region.

CONSTITUTION: A dielectric isolation substrate is provided with a diffusion layer (a P-type diffusion layer 12) functioning as a collector layer at a boundary region to a dielectric layer (a sillcon oxide film 5) in a single-crystal silicon region (a single-crystal silicon Island 14). Since holes injected into a base from an emitter reach the diffusion layer functioning as a collector, most of emitter currents contribute to collector currents.

**COPYRIGHT: (C) JPO** 

THIS PAGE BLANK (USSTO)

⑲ 日本国特許庁(JP)

①特許出頭公開

## ◎ 公開特許公報(A) 平3-153044

30 Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)7月1日

H 01 L 21/331 21/74 21/76

7638-5F D 7638-5F

8225-5F H 01 L 29/72

審査請求 未請求 請求項の数 1 (全7頁)

会発明の名称

誘電体分離基板

②特 類 平1-293302

②出 頭 平1(1989)11月10日

⑫発 明 者 薩 摩

和正

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 增雄 外2名

\_ \_ \_ \_

ण स्वा

1. 発明の名称

誘電体分離基板

2. 特許請求の範囲

支持基板の一面側に複数の単結品シリコン領域を配設し、当該単結晶シリコン領域の上記支持基板側を誘電体層で被って電気的に互いに分離して構成した誘電体分離基板において、上記単結品シリコン領域における誘電体層との境界領域にコレクク層として機能する拡散層を設けたことを特徴とする誘電体分離基板。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、例えばパイポーラトランジスク等で 構成される誘電体分離型集積回路に用いられる誘 電体分離差板に関するものである。

(従来の技術)

第3図 (a) ~ (h) を用いて従来の技術を説明する。

従来の誘電体分離基板は、<100>方位のN

型のシリコン基板1にエッチングマスクとなるシ リコン酸化膜2を成長させ、そのシリコン酸化膜 2を所定の分離溝の形状にパターニングする (a)。 統いて、KOH(水酸化カリウム)を用いてシリ コンを異方性エッチングすることにより分離得 3 を形成する(b)。そうして、エッチングマスク である酸化幕2を除去した後に、分離溝を含むエ ッチッグ傳全面に不純物であるアンチモンを拡散 することによりN型の拡散層4を形成する。そう して、電気的な分離を行うために 1.5 ~ 2.0 μm 程度の厚みのシリコン酸化膜5を成長させる(c)。 続いて、このシリコン酸化膜5の上にエッチング 溝を埋めるようにして500μm程度の厚い多結 品シリコン暦6を成長させる(d)。この多結晶 シリコン層6は後に単結品島を機械的に支持する ための基板として機能する。そして、単結晶側の 面を基準面として第3図(d)においてA-A゚ で示されるような面に多結晶シリコン層6面を研 磨し、続いて今度はこの面を基準面として図中の B - B′で示されるような面まで単結晶シリコン

#### 時間平3-153044(2)

基板 1 側の面を研磨する ( e ) 。この歯精品シリコン基板 1 面を研磨する際に、図で示されるように反対面側に成長させた多結品シリコン領域が単結品シリコン面に露出するまで研磨することにより、単結晶島 7 を互いに遺気的に絶縁することが可能となる。

このようにして製造される従来の誘電体分離を 板を用いて作られるパイポーラPNPトランジス タについて続いて説明する。

第3回(e)で得られた決定体分離基板に、ボロン(不能物)を拡散することによりエミック類域91およびコレクク領域92が同時に形成される(f)。続いて、リンを拡散することによりベース領域10が形成される(g)。そして進幅取り出し用の孔をシリコン酸化胺3に関けた後に、アルミニウムによりエミッタ、コレクタ、ベースようの配線:11.112.113が形成されてパイポーラPNPトランジスタが完成する(h)。(発明が解決しようとする課題)

このような横型構造のPNPトランジスタにお

また、トランジスタの電流増幅率がシリコン製面近傍におけるホールの拡散電流によって左右されるために、酸化膜・シリコン界面の性質に大きく体存することになり、先に述べた誘電体基板の製造方法における単結品シリコンの研磨条件によって、トランジスタの電流増幅率が大きくばらつ

#### く原因にもなっていた。

さらに、トランジスタ動作に寄与する領域がエミックとコレクタが対向する部分、つまり拡散領域の端部に制限されるために、トランジスク全体が占める面積に対する動作領域の比率が小さく、トランジスタの通電能力が著しく制限されるという問題もあった。

この発明は上記のような問題点を解決するためになされたもので、電流増幅率の向上、電流増幅率の安定化、及び過電能力の改善を図れるとともにオン抵抗の大幅な改善を図れるトランジスタを実現することができる誘電体分類基板を提供することを目的とする。

#### (課題を解決するための手段)

この発明に係る誘電体分離基板は、単結晶シリコン領域(単結晶シリコン島14又は24)における誘電体層(シリコン酸化膜 5) との境界領域にコレクタ暦として機能する拡散層(P型拡散層)2 又は23)を有したことを特徴とするものである。

#### (作用)

エミックからべ・ス中に注入されたホールは、 コレククとして機能する拡散層に到達するので、 エミック電流の大部分がコレクク電流に寄与する ことになる。

#### (実施例)

第1図 (a) ~ (j) により、本発明の一実施 例を説明する。

さらに、P型拡散層12とN型拡散層13の形

#### 特別平3-153044(3)

成順序を逆にしても同様である。続いて、エッチ ングマスクとなるシリコン酸化膜2を形成し、所 定の形状にパターニングする (c)。 従来技術と 同様にして、KOHによりシリコンを異方性エッ チングすることにより分離沸3を作成する (d)。 続いて、この分離佛3を含めた全面に、単結品シ リコン島を互いに電気的に絶縁するためのシリコ ン赦化膜(誘電体層) 5 を 1.5 ~ 2.0 μ m 成長さ せる(c)。そして、このシリコン酸化膜5の上 にエッチング溝を埋めるようにして500μπ程 度の厚い多結晶シリコン語6を成長させる(1)。 この多結晶シリコン層もは後に単結晶シリコン島 (単結晶シリコン領域) を機械的に支持するため の基板として機能する。そして、単結晶シリコン 基板1側の面を基準面として第1図(1)におい てA-A'で示されるような面に多結晶シリコン 層6面を研磨加工し、続いて今度はこの面を基準 面として図中のB-B.で示されるような面まで 単結晶シリコン基板1側の面を平らに研磨加工す る(g)。この際、従来の誘電体分離基板の製造。

方法と同様に、厚く成長させた多結晶シリコン領域が反対側の単結晶シリコン面にמ出するまで研究することにより、単結晶シリコン島 I 4 と 1 5 とを互いに電気的に絶縁することが可能となる。このような誘電体分離基板を用いれば、バイボーラPNPトランジスタは次のようにして製作されま

まず、第1図(8)で完成した誘電体基板に、 ボロンを深く拡散することにより、下面のP型拡 散層12への導通部分となる導通部16を形成す る(h)。引き続きボロンを拡散することにより エミック領域17を、そしてリンを拡散すること によりベース領域18を形成する(i)。そして、 酸後に電極取り出し用の孔をシリコン酸化膜に開 け、アルミニウムによりエミック、ベース、コレ ククのそれぞれの電極(配線)13、20、21 を形成し、トランジスタが完成する(j)。

このような構造のトランジスクでは、エミックからベース中に注入されたホールは、そのままエミック層と対向する下面のコレクク層へと拡散す

第2図(a)~(i)に示すのは、本発明による他の実施例である。この例でも同様にして、<100>方位のN型単結晶シリコン基板1を用いている。まず、単結晶シリコン基板1の裏面を配にリンを拡散することによりN型拡散暦22を形成する(a)。続いて、その表面の一部に先に形成したN型拡散暦22よりも浅く、かつ高違度のボロンを拡散することによりP型拡散暦23を

形成する(b)。なお、このN型拡散層とP型拡散層とP型拡散層とP型拡散層とP型拡散層のNIQにのNIQにのNIQにで、NIQにで、NI

まず、第2図(d)で完成した誘電体分離基板にポロンを拡散することにより、下面のP型拡散層23への電気的な導通部16を形成する(e)。 続いて、高濃度のポロンを拡散することにより組 縁ゲートバイポーラトランジスタのボディ領域

## 特閒平3-153044(4)

26を形成する(1)。そして、酸化膜を全面除 去した後にゲート電極となる多結晶シリコン膜を 成長させ、この多結晶シリコン膜にリンをドープ した後に所定のゲート形状にパターニングする。 続いて、この多結晶シリコンをマスクにしてポロ ンを拡散することによりP型のチャネル領域28 を形成する(8)。同様に、多結晶シリコンをマ スクにしてリンを拡散することによりド型のソー ス鎖域 2 9 を形成する (h)。 融後に、電機取り 出し用の孔を謂口した後に、アルミニウム配線に よってソース、アノード、およびゲート電橋の 301, 302, 303を形成して完成する (i)。

本発明による講像体分離基板を用いた絶縁ゲー トバイポーラトランジスタ構造においては、下面 のP魁拡散層(P型アノード層) 2.3の上に高温 腹のN型拡散層22が存在するために、電圧阻止 状態においてもボディ領域26から伸びる空乏器 はこのN型拡散層22によって伸びを阻止される。 このため、アノード領域とボディ領域の間の距離 が小さくても有効にパンチスル-降伏を避けるこ

とが可能となる。このことは、アノード領域とポ ディ領域の間の距離が大きくなることによる、ド リフト領域の電導度変調効果の減少、つまり絶縁 ゲートパイポーラトランジスタのオン抵抗の増大 が避けられることを意味する。このように、本発 明による誘電体分離基板を用いることにより、低 いオン抵抗を持つ絶縁ゲートパイポーラトランジ スタを製造することが可能となる。

上記実施例によれば、互いに分離された単結晶 シリコン島の下面にP型拡散層を形成することに より、この下面のP型拡散暦をPNPトランジス タのコレクタとして用いることができる。

この結果、単結晶シリコン表面付近のエミッタ からべース中に往入されたホールは、そのままエ ミッタ領域下面にあるP型層のコレクタに到達で きるので、注人されたエミッタ電流の大部分がコ レクタ電波に寄与することになり、高い電波増幅 字を得ることが可能となる。また、コレクタ電流 に寄与する電流の大部分は単結品シリコン表面近 傍ではなく、バルク中を流れることになるので、

## 単結晶シリコン表面の加工条件に左右されること なく安定した電流増幅率を得ることが可能となる。

なお、以上の実施例においては、<100>方 . 位のN型のシリコン基板を用いたが、他の方位あ るいはP型の基板を用いても同様の効果が得られ る。また、誘電体分離基板の製作においては、 KOIIによる異方性エッチングを用いて説明した が、他の異方性エッチャントあるいは等方性エッ チャントを用いても同様の効果を待つ基板が得ら れることはいうまでもない。

#### (発明の効果)

以上のように本発明によれば、単結晶シリコン 領域における誘電体圏との境界領域にコレクタ層 として機能する拡散圏を有する誘電体分離签板が 得られるので、この誘電体分離基板を用いれば、 例えば、PNPトランジスクにおいては、縦型構 遺を製作することが可能となり、電流増幅率の改 善および安定化あるいは通電能力の改善が可能と なり、また、絶縁ゲートパイポーラトランジスタ においては、アノード領域とボディ領域との間の パンチスルー降伏を避けることができ、オン低抗 を大きく改善することが可能となるという効果が 得られる。


更に、本発明によれば従来の誘電体分離落板の 製造方法を大きく変更することなく優れたデバイ ス特性を得ることが可能となるという効果が得ら


## 4. 図面の簡単な説明


第1図はこの発明の一実施例による誘電体分離 茲仮及びこの益板を用いたパイポーラPNPトラ ンジスタの製造工程を説明するための図、第2図 は他の実施例による誘電体分離基板及びこの基板 を用いた絶縁ゲートパイポーラトランジスタの製 造工程を説明するための図、第3図は従来の誘電 体分離基板及びこの基板を用いたパイポーラ PNPトランジスタの製造工程を説明するための 図である。

I・・・N型単結晶シリコン悲板(支持恭版)、 5・・・シリコン酸化膜(誘電体層)、14. 24・・・単結晶シリコン島(単結晶シリコン領 域)、 1 2. 2 3 · · · P型拡散層 (拡散層)。 雄(ほか2名) 增 \* 代理人


### 特別平3-153044(5)







## 特開平3-153044(プ)



THIS PAGE BLANK (USPTO)